В областях цифровой валюты, блокчейна и шифрования облачных данных традиционные программные методы шифрования и дешифрования сталкиваются со значительными проблемами, включая низкую скорость вычислений, высокое потребление ресурсов хоста и существенные требования к энергопотреблению. В то время как реализации на программируемых пользователем вентильных матрицах (ПЛИС) с использованием Verilog/VHDL предлагают аппаратное ускорение, они страдают от длительных циклов разработки и сложностей в обслуживании и обновлении. Данная статья устраняет эти ограничения, предлагая новую конструкцию акселератора на ПЛИС для алгоритма 3DES с использованием фреймворка OpenCL.
Предлагаемая конструкция реализует 48-итерационную конвейерную параллельную структуру. Стратегии оптимизации включают корректировку хранения данных и улучшение разрядности данных в модуле передачи данных для повышения использования пропускной способности ядра, а также оптимизацию потока команд в модуле шифрования алгоритма для формирования эффективной конвейерной параллельной архитектуры. Дополнительное повышение производительности достигается за счёт векторизации ядра и репликации вычислительных блоков.
Пиковая пропускная способность на Intel Stratix 10 GX2800
Прирост производительности по сравнению с CPU Intel Core i7-9700
Прирост энергоэффективности по сравнению с CPU
Прирост производительности и эффективности по сравнению с GPU NVIDIA GTX 1080 Ti
Алгоритм Triple Data Encryption Standard (3DES) построен на основе алгоритма DES, повышая безопасность за счёт трёх последовательных операций DES. В то время как DES использует 56-битный ключ и 16 итераций, 3DES использует 168-битный ключ и 48 итераций.
Алгоритм DES работает с 64-битными блоками открытого текста. Его основная функция, сеть Фейстеля, может быть представлена как: $L_i = R_{i-1}$ $R_i = L_{i-1} \oplus F(R_{i-1}, K_i)$ Где $L_i$ и $R_i$ — левая и правая половины блока данных в раунде $i$, $K_i$ — раундовый ключ, а $F$ — раундовая функция, включающая расширение, подстановку S-блока и перестановку.
3DES применяет DES три раза с двумя или тремя независимыми ключами (режим EDE): $Шифротекст = E_{K3}(D_{K2}(E_{K1}(Открытый\ текст)))$. Эта структура значительно повышает устойчивость к атакам полного перебора по сравнению с одиночным DES.
Акселератор использует гетерогенную вычислительную модель OpenCL, позволяя программам-ядру компилироваться и выполняться на устройствах ПЛИС. Этот подход устраняет разрыв между гибкостью программного обеспечения и производительностью аппаратного обеспечения.
Архитектура состоит из хоста (ЦПУ), управляющего потоком управления и передачей данных, и устройства (ПЛИС), выполняющего ресурсоёмкое ядро 3DES. Ядро ПЛИС спроектировано с глубоко конвейерной структурой для параллельной обработки нескольких блоков данных.
Основой конструкции является 48-ступенчатый конвейер, соответствующий 48 итерациям 3DES. Каждая ступень тщательно сбалансирована для обеспечения высокой тактовой частоты и полной загрузки конвейера, скрывая задержку отдельных операций.
Этот модуль обрабатывает перемещение данных между памятью хоста и глобальной памятью ПЛИС. Используются такие стратегии, как пакетные передачи и выровненный доступ к памяти, для достижения близкой к пиковой теоретической пропускной способности. Использование более широких интерфейсов AXI (например, 512-битных) является ключевым фактором в повышении эффективной пропускной способности.
Этот модуль реализует раунды Фейстеля 3DES. S-блоки, которые традиционно реализуются как таблицы поиска (LUT), оптимизированы для логических элементов ПЛИС. Операции перестановки и расширения встроены в тракт данных.
Общую пропускную способность $T$ акселератора можно смоделировать как: $T = f_{clk} \times W \times N_{CU} \times \eta$ Где $f_{clk}$ — рабочая частота, $W$ — обрабатываемая разрядность за цикл, $N_{CU}$ — количество вычислительных блоков, а $\eta$ — коэффициент эффективности конвейера (близок к 1 для хорошо сбалансированной конструкции).
Акселератор был реализован на ПЛИС Intel Stratix 10 GX2800. Основные результаты:
По сравнению с ЦПУ (Intel Core i7-9700): Акселератор на ПЛИС демонстрирует 372-кратное улучшение производительности и ошеломляющее 644-кратное улучшение энергоэффективности (Производительность/Ватт). Это подчёркивает превосходство ПЛИС для фиксированных, ресурсоёмких ядер.
По сравнению с ГПУ (NVIDIA GeForce GTX 1080 Ti): ПЛИС достигает на 20% более высокой пропускной способности и в 9 раз лучшей энергоэффективности. В то время как ГПУ превосходно справляются с массовым параллелизмом на регулярных данных, ПЛИС могут достичь более высокой эффективности на битовых операциях и пользовательских конвейерах, как видно в криптографических алгоритмах.
Конструкция эффективно использует ресурсы ПЛИС. Ключевые метрики включают:
Фреймворк для оценки аппаратных крипто-акселераторов:
Пример использования — Шлюз шифрования облачных данных: Представьте безопасную службу облачного хранения, которая шифрует все хранимые данные с помощью 3DES. Решение только на программном обеспечении на сервере Xeon может стать узким местом. Переложив шифрование 3DES на карту акселератора ПЛИС (например, Intel PAC со Stratix 10), служба может достичь более высокой общей пропускной способности, снизить задержку для отдельных запросов благодаря аппаратным конвейерам, а также уменьшить энергопотребление сервера и нагрузку на ЦПУ, освободив ресурсы для других задач.
Эта статья не просто о том, как сделать 3DES быстрым; это стратегический план по возвращению эффективности в эпоху после закона Мура. В то время как индустрия была загипнотизирована сырыми FLOPs ГПУ для ускорения, авторы напоминают: для конкретных, чётко определённых ядер, таких как криптографические примитивы, детерминированная, битовая программируемость ПЛИС может превзойти универсальные, энергоёмкие архитектуры ЦПУ и ГПУ. 644-кратный выигрыш в энергоэффективности по сравнению с современным ЦПУ — это не постепенное улучшение, а смена парадигмы для операторов центров обработки данных, где энергопотребление является конечным центром затрат. Эта работа соответствует общей тенденции, наблюдаемой у гиперскейлеров, таких как Microsoft и Amazon, которые массово развертывают ПЛИС (а теперь и ASIC) для таких задач, как виртуализация сетей и транскодирование видео, отдавая приоритет производительности на ватт над пиковой теоретической пропускной способностью.
Логика авторов убедительна и методична. Они правильно определяют двойную проблему: программное обеспечение слишком медленное и неэффективное, в то время как традиционная разработка на ПЛИС с использованием HDL слишком медленная и негибкая. Их решение, использующее OpenCL в качестве инструмента высокоуровневого синтеза (HLS), элегантно атакует оба фронта. Стратегии оптимизации следуют чёткой иерархии: во-первых, обеспечить эффективный поток данных к вычислительным блокам (хранение данных, разрядность). Во-вторых, обеспечить максимальную загрузку самих вычислительных блоков (оптимизация инструкций, конвейеризация). Наконец, масштабирование (векторизация, репликация). Это зеркально отражает процесс оптимизации ядер ГПУ, но применяется к структуре, где «ядра» созданы на заказ для конкретной задачи. Сравнение с GTX 1080 Ti особенно показательно — оно демонстрирует, что даже против высокопараллельного процессора пользовательский тракт данных на ПЛИС может выиграть как по производительности, так и, решительно, по эффективности.
Сильные стороны: Результаты производительности и эффективности исключительны и тщательно количественно оценены. Использование OpenCL обеспечивает критически важную доступность для разработчиков и защиту от устаревания, как отмечено в спецификациях Khronos OpenCL, которые обеспечивают переносимость между вендорами. Фокус на 3DES, устаревшем, но всё ещё широко используемом стандарте (например, в финансовых системах), удовлетворяет реальную потребность в модернизации, а не является чисто академическим упражнением.
Недостатки и критические пробелы: Ахиллесова пята статьи — её узкая направленность. 3DES выводится из употребления в пользу AES-256 для новых систем согласно рекомендациям NIST. Работа была бы гораздо более значимой, если бы продемонстрировала гибкость подхода OpenCL, также реализовав AES или постквантового кандидата, показав ценность фреймворка за пределами одного алгоритма. Более того, в анализе отсутствует обсуждение уязвимости к побочным каналам. Аппаратная реализация, особенно нацеленная на высокую пропускную способность, может быть подвержена атакам по времени или анализу мощности. Игнорирование этого аспекта безопасности является серьёзным упущением для криптографической работы. Исследования таких учёных, как Mangard и др., по устойчивости аппаратного обеспечения к побочным каналам — это важный контекст, отсутствующий здесь.
Для Продукт-менеджеров в облачных или компаниях по производству защищённых устройств: Это исследование является доказательством концепции для развертывания карт акселераторов на базе ПЛИС для разгрузки криптографических рабочих нагрузок (завершение TLS, шифрование хранилища). Только экономия энергии оправдывает пилотный проект. Для Архитекторов безопасности: Давите на своих поставщиков. Требуйте, чтобы аппаратные акселераторы, будь то ПЛИС или ASIC, включали устойчивые к побочным каналам конструкции в качестве стандартной функции, а не запоздалой мысли. Для Исследователей и разработчиков: Не останавливайтесь на 3DES. Используйте эту методологию OpenCL в качестве основы. Следующий критический шаг — создание библиотеки оптимизированных, устойчивых к побочным каналам ядер OpenCL с открытым исходным кодом для набора алгоритмов (AES-GCM, ChaCha20-Poly1305, SHA-3, Kyber, Dilithium). Сообществу нужны переносимые, эффективные и безопасные строительные блоки, а не разовые демонстрации. Зрелость инструментария, подчёркнутая Intel oneAPI и Xilinx Vitis, наконец делает это возможным. Гонка идёт не только за скоростью; она идёт за безопасное, эффективное и адаптируемое ускорение.